本書內(nèi)容豐富，敘述詳盡清晰，圖文并茂，通過(guò)大量的資料和設(shè)計(jì)實(shí)例說(shuō)明了PCB設(shè)計(jì)中的一些技巧和方法，以及應(yīng)該注意的問(wèn)題，具有工程性好、實(shí)用性強(qiáng)的特點(diǎn)。本書共15章，分別介紹了印制電路板（PCB）上焊盤、過(guò)孔、疊層、走線、接地、去耦合、電源電路、時(shí)鐘電路、模擬電路、高速數(shù)字電路、模數(shù)混合電路、射頻電路等PCB設(shè)計(jì)的基礎(chǔ)知識(shí)

本書分成三卷，內(nèi)容的安排是這樣：第一卷主要介紹RISC和計(jì)算機(jī)微結(jié)構(gòu)的一般原理，RSC-V的指令集架構(gòu)(以前稱系統(tǒng)結(jié)構(gòu))，以及硬件描述語(yǔ)言HDL的一般原理。第二卷是對(duì)香山代碼中CPU流水線前端和后端的剖析和講解。第三卷專講緩存。緩存是整個(gè)存儲(chǔ)子系統(tǒng)中最復(fù)雜的部分。

本書采用實(shí)踐方法編寫，描述了使用MMMC實(shí)現(xiàn)高級(jí)ASIC設(shè)計(jì)的高級(jí)概念和技術(shù)。本書側(cè)重于物理設(shè)計(jì)、靜態(tài)時(shí)序分析(STA)、形式和物理驗(yàn)證，書中的腳本基于Cadence?EncounterSystem?，涵蓋數(shù)據(jù)結(jié)構(gòu)、多模式多角點(diǎn)分析、設(shè)計(jì)約束、布局規(guī)劃和時(shí)序、放置和時(shí)間、時(shí)鐘樹綜合、最終路線和時(shí)間、設(shè)計(jì)簽核等主題。 本

本書全面介紹使用Verilog進(jìn)行RTL設(shè)計(jì)的ASIC設(shè)計(jì)流程和綜合方法。本書共20章，內(nèi)容包括ASIC設(shè)計(jì)流程、時(shí)序設(shè)計(jì)、多時(shí)鐘域設(shè)計(jì)、低功耗的設(shè)計(jì)考慮因素、架構(gòu)和微架構(gòu)設(shè)計(jì)、設(shè)計(jì)約束和SDC命令、綜合和優(yōu)化技巧、可測(cè)試性設(shè)計(jì)、時(shí)序分析、物理設(shè)計(jì)、典型案例等。本書提供了大量的練習(xí)題和案例分析，可以幫助讀者更好地理解和

《數(shù)字集成電路測(cè)試——理論、方法與實(shí)踐》全面介紹數(shù)字集成電路測(cè)試的基礎(chǔ)理論、方法與EDA實(shí)踐。第1章為數(shù)字集成電路測(cè)試技術(shù)導(dǎo)論，第2～9章依次介紹故障模擬、測(cè)試生成、可測(cè)試性設(shè)計(jì)、邏輯內(nèi)建自測(cè)試、測(cè)試壓縮、存儲(chǔ)器自測(cè)試與自修復(fù)、系統(tǒng)測(cè)試和SoC測(cè)試、邏輯診斷與良率分析等基礎(chǔ)測(cè)試技術(shù)，第10章擴(kuò)展介紹在汽車電子領(lǐng)域發(fā)展的

本書以典型的應(yīng)用實(shí)例為主線，介紹AltiumDesigner21的特點(diǎn)和功能，并詳細(xì)介紹利用該軟件完成原理圖設(shè)計(jì)和PCB設(shè)計(jì)的方法及流程。本書的主要內(nèi)容包括初識(shí)AltiumDesigner21，工程的組成、創(chuàng)建及管理，原理圖庫(kù)與元件庫(kù)，原理圖設(shè)計(jì)，PCB設(shè)計(jì)，PCB的DRC與文件輸出，2層Leonardo主板的PCB設(shè)

本書共十一章，內(nèi)容包括：集成電路常識(shí)、常用數(shù)字集成電路、運(yùn)算放大集成電路、聲音集成電路、電源集成電路、LED顯示控制集成電路、傳感器與測(cè)量集成電路、其他常用集成電路等。

《集成電路導(dǎo)論》一書立足于集成電路專業(yè)人才的專業(yè)需求及就業(yè)需求，詳細(xì)剖析了集成電路行業(yè)的發(fā)展過(guò)程及工藝要點(diǎn)，解讀了不同專業(yè)方向的崗位設(shè)置情況及技能要求。主要內(nèi)容包括：集成電路發(fā)展史、集成電路制造工藝、集成電路設(shè)計(jì)方法、集成電路應(yīng)用領(lǐng)域、集成電路學(xué)科專業(yè)設(shè)置、集成電路就業(yè)崗位、集成電路工程師專業(yè)素養(yǎng)。

本書首先對(duì)3D堆疊集成電路的測(cè)試基本概念、基本思路方法，以及測(cè)試中面臨的挑戰(zhàn)進(jìn)行了詳細(xì)的論述；討論了晶圓與存儲(chǔ)器的配對(duì)方法，給出了用于3D存儲(chǔ)器架構(gòu)的制造流程示例；詳細(xì)地介紹了基于TSV的BIST和探針測(cè)試方法及其可行性；此外，本書還考慮了可測(cè)性硬件設(shè)計(jì)的影響并提出了一個(gè)利用邏輯分解和跨芯片再分配的時(shí)序優(yōu)化的3D堆疊集

在整個(gè)現(xiàn)代芯片設(shè)計(jì)的過(guò)程中，由于其復(fù)雜性，從而使得專業(yè)軟件的廣泛應(yīng)用成為了必然。為了獲得優(yōu)異結(jié)果，使用軟件的用戶需要對(duì)底層數(shù)學(xué)模型和算法有較高的理解。此外，此類軟件的開發(fā)人員必須對(duì)相關(guān)計(jì)算機(jī)科學(xué)方面有深入的了解，包括算法性能瓶頸以及各種算法如何操作和交互�！冻�大規(guī)模集成電路物理設(shè)計(jì)：從圖分割到時(shí)序收斂（原書第2版）》介