本書從多種視角對各種扇出和嵌入式芯片技術(shù)進行闡述，首先從市場角度對扇出和晶圓級封裝的技術(shù)趨勢進行分析，然后從成本角度對這些解決方案進行研究，討論了由臺積電、Deca、日月光等公司創(chuàng)建的先進應(yīng)用領(lǐng)域的封裝類型。本書還分析了新技術(shù)和現(xiàn)有技術(shù)的IP環(huán)境和成本比較，通過對新型封裝半導(dǎo)體IDM公司(如英特爾、恩智浦、三星等)的技

本書內(nèi)容豐富，敘述詳盡清晰，圖文并茂，通過大量的資料和設(shè)計實例說明了PCB設(shè)計中的一些技巧和方法，以及應(yīng)該注意的問題，具有工程性好、實用性強的特點。本書共15章，分別介紹了印制電路板（PCB）上焊盤、過孔、疊層、走線、接地、去耦合、電源電路、時鐘電路、模擬電路、高速數(shù)字電路、模數(shù)混合電路、射頻電路等PCB設(shè)計的基礎(chǔ)知識

本書分成三卷，內(nèi)容的安排是這樣：第一卷主要介紹RISC和計算機微結(jié)構(gòu)的一般原理，RSC-V的指令集架構(gòu)(以前稱系統(tǒng)結(jié)構(gòu))，以及硬件描述語言HDL的一般原理。第二卷是對香山代碼中CPU流水線前端和后端的剖析和講解。第三卷專講緩存。緩存是整個存儲子系統(tǒng)中最復(fù)雜的部分。

本書采用實踐方法編寫，描述了使用MMMC實現(xiàn)高級ASIC設(shè)計的高級概念和技術(shù)。本書側(cè)重于物理設(shè)計、靜態(tài)時序分析(STA)、形式和物理驗證，書中的腳本基于Cadence?EncounterSystem?，涵蓋數(shù)據(jù)結(jié)構(gòu)、多模式多角點分析、設(shè)計約束、布局規(guī)劃和時序、放置和時間、時鐘樹綜合、最終路線和時間、設(shè)計簽核等主題。 本

本書全面介紹使用Verilog進行RTL設(shè)計的ASIC設(shè)計流程和綜合方法。本書共20章，內(nèi)容包括ASIC設(shè)計流程、時序設(shè)計、多時鐘域設(shè)計、低功耗的設(shè)計考慮因素、架構(gòu)和微架構(gòu)設(shè)計、設(shè)計約束和SDC命令、綜合和優(yōu)化技巧、可測試性設(shè)計、時序分析、物理設(shè)計、典型案例等。本書提供了大量的練習(xí)題和案例分析，可以幫助讀者更好地理解和

《數(shù)字集成電路測試——理論、方法與實踐》全面介紹數(shù)字集成電路測試的基礎(chǔ)理論、方法與EDA實踐。第1章為數(shù)字集成電路測試技術(shù)導(dǎo)論，第2～9章依次介紹故障模擬、測試生成、可測試性設(shè)計、邏輯內(nèi)建自測試、測試壓縮、存儲器自測試與自修復(fù)、系統(tǒng)測試和SoC測試、邏輯診斷與良率分析等基礎(chǔ)測試技術(shù)，第10章擴展介紹在汽車電子領(lǐng)域發(fā)展的

本書以典型的應(yīng)用實例為主線，介紹AltiumDesigner21的特點和功能，并詳細(xì)介紹利用該軟件完成原理圖設(shè)計和PCB設(shè)計的方法及流程。本書的主要內(nèi)容包括初識AltiumDesigner21，工程的組成、創(chuàng)建及管理，原理圖庫與元件庫，原理圖設(shè)計，PCB設(shè)計，PCB的DRC與文件輸出，2層Leonardo主板的PCB設(shè)

本書共十一章，內(nèi)容包括：集成電路常識、常用數(shù)字集成電路、運算放大集成電路、聲音集成電路、電源集成電路、LED顯示控制集成電路、傳感器與測量集成電路、其他常用集成電路等。

《集成電路導(dǎo)論》一書立足于集成電路專業(yè)人才的專業(yè)需求及就業(yè)需求，詳細(xì)剖析了集成電路行業(yè)的發(fā)展過程及工藝要點，解讀了不同專業(yè)方向的崗位設(shè)置情況及技能要求。主要內(nèi)容包括：集成電路發(fā)展史、集成電路制造工藝、集成電路設(shè)計方法、集成電路應(yīng)用領(lǐng)域、集成電路學(xué)科專業(yè)設(shè)置、集成電路就業(yè)崗位、集成電路工程師專業(yè)素養(yǎng)。

本書首先對3D堆疊集成電路的測試基本概念、基本思路方法，以及測試中面臨的挑戰(zhàn)進行了詳細(xì)的論述；討論了晶圓與存儲器的配對方法，給出了用于3D存儲器架構(gòu)的制造流程示例；詳細(xì)地介紹了基于TSV的BIST和探針測試方法及其可行性；此外，本書還考慮了可測性硬件設(shè)計的影響并提出了一個利用邏輯分解和跨芯片再分配的時序優(yōu)化的3D堆疊集