本書從系統(tǒng)的視角，通過準確、清晰的講解以及示例和Verilog文件，展示了如何使用簡單的組合和時序模塊來構建完整的系統(tǒng)。本書共分七部分，不僅涵蓋了組合邏輯電路、算術運算電路、時序邏輯電路和同步時序電路等基本的數(shù)字邏輯課程的內容，還給出了有限狀態(tài)機、流水線、接口規(guī)范、系統(tǒng)時序、存儲系統(tǒng)等計算機組成原理課程的知識。本書適合作為高等院校計算機及相關專業(yè)數(shù)字設計課程的本科生教材，也可作為微處理器和SoC設計人員的參考書。
出版者的話
推薦語
譯者序
前言
第一部分緒論
第1章 數(shù)字抽象化
1.1數(shù)字信號
1.2數(shù)字信號容忍噪聲
1.3數(shù)字信號表示復雜數(shù)據(jù)
1-3.1表示一年中的某一天
1.3.2表示減色法
1.4數(shù)字邏輯函數(shù)
1.5數(shù)字電路和系統(tǒng)的Verilog描述
1.6系統(tǒng)中的數(shù)字邏輯
小結
文獻說明
習題
第2章 數(shù)字系統(tǒng)設計實踐
2.1設計流程
2.1.1設計規(guī)格
2.1.2概念開發(fā)與可行性
2.1.3劃分與詳細設計
2.1.4驗證
2.2數(shù)字系統(tǒng)由芯片和電路板構建
2.3計算機輔助設計工具
2.4摩爾定律和數(shù)字系統(tǒng)演變
小結
文獻說明
習題
第二部分組合邏輯
第3章 布爾代數(shù)
3.1公理
3.2性質
3.3對偶函數(shù)
3.4標準形式
3.5從公式到門電路
3.6用Verilog描述布爾表達式
小結
文獻說明
習題
第4章 CMOS邏輯電路
4.1開關邏輯
4.2 MOS晶體管的開關模型
4.3 CMOS門電路
4.3.1基本的CMOS門電路
4.3.2反相器、與非門、或非門
4.3.3復雜門
4.3.4三態(tài)電路
4.3.5應避免使用的電路
小結
文獻說明
習題
第5章 CMOS電路的延遲和功耗
5.1 靜態(tài)CMOS門的延遲
5.2扇出和驅動大電容負載
5.3扇入和邏輯功效
5.4延遲計算
5.5延遲優(yōu)化
5.6連線延遲
5.7 CMOS電路的功率損耗
5.7.1動態(tài)功耗
5.7.2靜態(tài)功耗
5.7.3功率調節(jié)
小結
文獻說明
習題
第6章 組合邏輯設計
6.1組合邏輯
6.2閉合
6.3真值表、最小項和標準形式
第三部分算術電路
第四部分同步時序邏輯
第五部分實用設計
第六部分系統(tǒng)設計
第七部分異步邏輯
附錄
參考文獻
書單推薦
