目錄



第1章緒論

1.1概述

1.1.1數(shù)字量與邏輯量

1.1.2數(shù)字信號與數(shù)字電子技術

1.1.3學習數(shù)字電子技術的方法

1.2數(shù)制與碼制

1.2.1常見數(shù)制

1.2.2數(shù)制間的轉換

1.2.3碼制

1.3固定位數(shù)二進制數(shù)的算術運算

1.3.1二進制數(shù)的算術運算

1.3.2固定位數(shù)二進制數(shù)的表示方法及其運算

1.3.3固定位數(shù)二進制數(shù)用加法實現(xiàn)減法的原理及方法

習題

第2章邏輯運算基礎

2.1常見邏輯運算

2.1.13種基本邏輯運算

2.1.2導出邏輯運算

2.2邏輯運算中的基本公式與常用公式

2.2.1邏輯運算公理

2.2.2基本公式

2.2.3其他常用公式

2.3邏輯函數(shù)基礎

2.3.1什么是邏輯函數(shù)




標有星號（*）的小節(jié)屬于非必修內容，可以選講或選修。


2.3.2邏輯抽象

2.3.3邏輯函數(shù)運算的3個規(guī)則

2.3.4邏輯函數(shù)的兩種標準形式

2.4邏輯函數(shù)的表達式簡化與變換

2.4.1邏輯函數(shù)的最簡表達式

2.4.2邏輯函數(shù)表達式的公式法化簡

*2.4.3復雜邏輯函數(shù)化簡方法探索

2.4.4邏輯函數(shù)的表達式變換

2.5邏輯函數(shù)的卡諾圖化簡法

2.5.1邏輯函數(shù)的卡諾圖表示法

2.5.2利用卡諾圖合并最小項的規(guī)則

2.5.3利用卡諾圖化簡邏輯函數(shù)

2.5.4利用無關項化簡邏輯函數(shù)

習題

第3章邏輯運算的電路實現(xiàn)

3.1利用晶體管構成基本邏輯運算電路

3.1.1二極管的開關特性及其門電路構成特點

3.1.2三極管的開關特性及其非門電路

3.2TTL集成邏輯門電路

3.2.1TTL與非門電路的組成特點

3.2.2TTL與非門電路的輸入輸出特性

3.2.3其他邏輯功能的TTL門電路

3.2.4其他輸出結構的TTL與非門

3.2.5TTL數(shù)字集成電路的各種系列

*3.2.6ECL集成電路簡介

3.3利用MOS管構成邏輯門電路

3.3.1MOS管的開關特性

3.3.2常用CMOS門電路構成特點

3.3.3用CMOS傳輸門和反相器構成邏輯電路

3.4CMOS集成邏輯門電路

3.4.1集成CMOS反相器的電路特點

3.4.2CMOS集成電路的正確使用

3.4.3CMOS集成電路與TTL電路的混合使用

3.4.4CMOS數(shù)字集成電路的各種系列

3.5利用硬件描述語言描述常用邏輯運算

3.5.1硬件描述語言簡介

3.5.2Verilog HDL語言的基本結構

3.5.3利用Verilog HDL描述常用邏輯運算

習題

第4章組合邏輯電路

4.1概述

4.2組合邏輯電路的分析和設計

4.2.1組合邏輯電路的分析

*4.2.2利用Quartus Ⅱ分析組合邏輯電路

4.2.3用小規(guī)模器件實現(xiàn)組合邏輯電路(SSI設計)

4.3常見組合邏輯電路的邏輯特點及其應用

4.3.1編碼器

4.3.2譯碼器

4.3.3加法器

4.3.4數(shù)據(jù)選擇器

4.3.5數(shù)值比較器

4.4利用中規(guī)模器件實現(xiàn)組合邏輯電路(MSI設計)

4.4.1用譯碼器實現(xiàn)組合邏輯電路

4.4.2用數(shù)據(jù)選擇器實現(xiàn)組合邏輯電路

4.5組合邏輯電路中的競爭�裁半U現(xiàn)象

4.5.1競爭�裁半U的含義

4.5.2檢查競爭�裁半U現(xiàn)象的方法

4.5.3消除競爭�裁半U現(xiàn)象的方法

習題

第5章觸發(fā)器

5.1什么是觸發(fā)器

5.2基本RS觸發(fā)器的邏輯功能描述

5.3常見觸發(fā)器的邏輯功能

5.4觸發(fā)器的動作特點

5.4.1動作特點的引入

5.4.2同步結構觸發(fā)器的動作特點

5.4.3主從結構觸發(fā)器的動作特點

5.4.4邊沿觸發(fā)器的動作特點

5.4.5觸發(fā)器的動作特點總結

*5.4.6維持阻塞結構觸發(fā)器的動態(tài)特性

習題

第6章時序邏輯電路

6.1概述

6.1.1什么是時序邏輯電路

6.1.2時序邏輯電路的常見描述方法

6.1.3時序邏輯電路的種類

6.2時序邏輯電路的分析

6.2.1同步時序電路的分析方法

*6.2.2異步時序電路的分析方法

6.3寄存器

6.3.1寄存器

6.3.2移位寄存器的電路特點及邏輯功能

6.3.3集成移位寄存器的邏輯功能

6.3.4移位寄存器的應用

6.4計數(shù)器

6.4.1計數(shù)器的含義及種類

6.4.2同步計數(shù)器的電路構成特點

6.4.3常用中規(guī)模集成同步計數(shù)器

6.4.4異步計數(shù)器的電路構成特點

6.4.5集成異步計數(shù)器

6.4.6利用集成同步計數(shù)器實現(xiàn)N進制計數(shù)器

6.4.7利用計數(shù)器的級聯(lián)獲得大容量N進制計數(shù)器

6.4.8移位寄存器型計數(shù)器

6.5時序邏輯電路的設計

*6.5.1用小規(guī)模集成電路設計同步時序邏輯電路

6.5.2用中規(guī)模時序電路芯片實現(xiàn)實際邏輯問題的方法

習題

第7章半導體存儲器

7.1概述

7.1.1存儲器的電路結構及主要參數(shù)

7.1.2存儲器的種類

7.2隨機存取存儲器

7.2.1SRAM存儲原理

7.2.2DRAM電路特點

7.2.3RAM芯片實例

7.3只讀存儲器

7.3.1固定ROM

7.3.2ROM的寫入

7.3.3ROM集成芯片實例

7.4存儲器的擴展

7.5用ROM實現(xiàn)組合邏輯電路

習題

第8章模/數(shù)轉換器與數(shù)/模轉換器

8.1概述

8.2數(shù)/模轉換器

8.2.1數(shù)/模轉換器的基本原理

8.2.2權電阻網(wǎng)絡數(shù)/模轉換器

8.2.3倒T形電阻網(wǎng)絡數(shù)/模轉換器

8.2.4其他常用數(shù)/模轉換器

8.2.5數(shù)/模轉換器芯片實例及其典型電路

8.3模/數(shù)轉換器

8.3.1模/數(shù)轉換器的基本原理

8.3.2逐次逼近型模/數(shù)轉換器

8.3.3其他常用模/數(shù)轉換器

8.3.4模/數(shù)轉換器的實例

8.3.5模/數(shù)轉換器的轉換精度與轉換速度

習題

第9章脈沖單元電路

9.1概述

9.2施密特觸發(fā)器

9.2.1什么是施密特觸發(fā)器

9.2.2用門電路組成的施密特觸發(fā)器

9.2.3集成施密特觸發(fā)器

9.2.4施密特觸發(fā)器的應用

9.3單穩(wěn)態(tài)觸發(fā)器

9.3.1用門電路組成的單穩(wěn)態(tài)觸發(fā)器

9.3.2集成單穩(wěn)態(tài)觸發(fā)器

9.4多諧振蕩器

9.4.1用門電路構成多諧振蕩器

9.4.2用施密特觸發(fā)器構成多諧振蕩器

9.4.3石英晶體多諧振蕩器

9.5555定時器

9.5.1555定時器的邏輯功能

9.5.2將555定時器接成施密特觸發(fā)器

9.5.3將555定時器接成單穩(wěn)態(tài)觸發(fā)器

9.5.4將555定時器接成多諧振蕩器

9.5.5應用實例

習題

第10章利用硬件描述語言描述數(shù)字邏輯電路

10.1可編程邏輯器件

10.1.1什么是可編程邏輯器件

10.1.2早期的PLD器件

10.2利用Verilog HDL描述組合邏輯電路

10.2.1利用Verilog HDL的行為描述方法描述組合邏輯電路

10.2.2利用Verilog HDL的門級結構描述方法描述組合邏輯電路

10.3利用Verilog HDL描述時序邏輯電路

10.3.1利用Verilog HDL描述觸發(fā)器

10.3.2利用Verilog HDL描述時序邏輯電路

習題

附錄A本書中使用的電路符號

附錄B本書中介紹的芯片

附錄CQuartus Ⅱ中例3.5.1的仿真實現(xiàn)方法

附錄D本書仿真包的使用說明

附錄E利用本書資源實施翻轉課堂教學的建議方法

附錄F部分習題答案

參考文獻