數(shù)字電子技術(shù)與微控制器應(yīng)用
定 價(jià)：69 元
叢書(shū)名：一流本科專(zhuān)業(yè)一流本科課程建設(shè)系列教材
當(dāng)前圖書(shū)已被 14 所學(xué)校薦購(gòu)過(guò)！
查看明細(xì)
- 作者：寧改娣 主編
- 出版時(shí)間：2023/2/1
- ISBN：9787111712749
- 出 版 社：機(jī)械工業(yè)出版社
- 中圖法分類(lèi)：TN79；TP332.3
- 頁(yè)碼：367
- 紙張：
- 版次：
- 開(kāi)本：16
本書(shū)將“數(shù)字電子技術(shù)”與“微型計(jì)算機(jī)原理”“單片機(jī)原理”和“DSP技術(shù)及應(yīng)用”等多門(mén)課程內(nèi)容有機(jī)融合，增強(qiáng)了基于FPGA的現(xiàn)代數(shù)字電子技術(shù)設(shè)計(jì)方法，涵蓋了微控制器結(jié)構(gòu)框架、硬件*小系統(tǒng)、存儲(chǔ)器配置、中斷和程序引導(dǎo)、集成開(kāi)發(fā)環(huán)境、編程語(yǔ)言等微處理器的普遍和共性概念。本書(shū)介紹了8051、TMS320F28335、MSP430和MSP432等微控制器，以共性概念引導(dǎo)讀者去使用這些微控制器，邊學(xué)邊做，培養(yǎng)軟、硬件設(shè)計(jì)能力和調(diào)試能力。
本書(shū)結(jié)合了數(shù)字化出版技術(shù)，通過(guò)大量二維碼提供了輔助教學(xué)和實(shí)驗(yàn)的資源。
本書(shū)可以作為電氣類(lèi)、儀器類(lèi)、自動(dòng)化類(lèi)、電子信息類(lèi)、計(jì)算機(jī)類(lèi)等電類(lèi)專(zhuān)業(yè)中“數(shù)字電路”“單片機(jī)原理”“DSP技術(shù)及應(yīng)用”的課程教材，也可作為非電類(lèi)專(zhuān)業(yè)和其他工程技術(shù)人員自學(xué)數(shù)字電路和微處理器系統(tǒng)的教材和參考書(shū)。
前言
第1章數(shù)字電子技術(shù)基本概念1
1.1數(shù)字世界是0和1的世界1
1.2模擬信號(hào)和數(shù)字信號(hào)2
1.3時(shí)鐘脈沖信號(hào)及技術(shù)指標(biāo)4
1.4并行通信和串行通信5
1.5數(shù)字電路分類(lèi)及基本單元6
1.6數(shù)字電子技術(shù)和微控制器的重要性7
思考題8
第2章數(shù)字邏輯基礎(chǔ)9
2.1數(shù)制9
2.1.1幾種常用的數(shù)制9
2.1.2數(shù)制之間的轉(zhuǎn)換11
2.2碼制13
2.2.1二十進(jìn)制碼14
2.2.2格雷碼15
2.2.3奇偶校驗(yàn)碼16
2.2.4字符碼16
2.2.5漢字編碼18
2.3算術(shù)運(yùn)算與邏輯運(yùn)算19
2.3.1算術(shù)運(yùn)算19
2.3.2基本邏輯運(yùn)算及邏輯符號(hào)22
2.3.3復(fù)合邏輯運(yùn)算24
2.3.4邏輯代數(shù)的基本定理和規(guī)則25
2.4邏輯函數(shù)及其表示方法26
2.4.1邏輯函數(shù)的概念26
2.4.2邏輯函數(shù)的表示方法27
2.4.3邏輯函數(shù)各種表示方法之間的
轉(zhuǎn)換31
2.5邏輯函數(shù)的化簡(jiǎn)與變換33
2.5.1化簡(jiǎn)與變換的意義33
2.5.2代數(shù)化簡(jiǎn)法34
2.5.3卡諾圖化簡(jiǎn)法35
2.5.4具有無(wú)關(guān)項(xiàng)邏輯函數(shù)的化簡(jiǎn)36
2.5.5現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)中的化簡(jiǎn)37
本章小結(jié)38
思考題和習(xí)題39
第3章集成邏輯門(mén)電路42
3.1集成電路的基本概念42
3.1.1集成電路的分類(lèi)和封裝42
3.1.2集成邏輯門(mén)的主要技術(shù)指標(biāo)45
3.1.3常用集成邏輯門(mén)型號(hào)47
3.2半導(dǎo)體器件的開(kāi)關(guān)特性48
3.2.1雙極型晶體管的開(kāi)關(guān)特性48
3.2.2場(chǎng)效應(yīng)晶體管的開(kāi)關(guān)特性50
3.3TTL系列集成邏輯門(mén)內(nèi)部電路及
電氣特性52
3.3.1TTL與非門(mén)的內(nèi)部結(jié)構(gòu)及工作
原理52
3.3.2電壓傳輸特性和噪聲容限54
3.3.3輸入和輸出特性及扇出數(shù)55
3.3.4TTL與非門(mén)輸入端負(fù)載特性58
3.3.5TTL集電極開(kāi)路門(mén)和三態(tài)
邏輯門(mén)58
3.4CMOS集成邏輯門(mén)電路61
3.4.1CMOS邏輯電路的基本原理
及其特點(diǎn)62
3.4.2CMOS 緩沖器、漏極開(kāi)路門(mén)和
三態(tài)門(mén)65
3.4.3CMOS傳輸門(mén)及數(shù)據(jù)選擇器66
3.5集成邏輯器件接口的三要素67
3.5.1TTL與CMOS系列之間的接口
問(wèn)題68
3.5.2邏輯門(mén)電路使用中的幾個(gè)實(shí)際
問(wèn)題70
本章小結(jié)71
思考題和習(xí)題72
第4章鎖存器和觸發(fā)器77
4.1基本概念77
4.2鎖存器78
4.2.1基本RS鎖存器78
4.2.2時(shí)鐘控制RS鎖存器80
4.2.3時(shí)鐘控制D鎖存器82
4.2.4鎖存器在MCS51系列單片機(jī)硬件
小系統(tǒng)中的應(yīng)用83
4.3觸發(fā)器84
4.3.1維持阻塞D觸發(fā)器85
4.3.2邊沿JK觸發(fā)器89
本章小結(jié)92
思考題和習(xí)題92
第5章可編程邏輯器件96
5.1可編程邏輯器件的發(fā)展歷程及趨勢(shì)96
5.1.1可編程邏輯器件的發(fā)展歷史96
5.1.2可編程邏輯器件的發(fā)展趨勢(shì)98
5.1.3我國(guó)FPGA發(fā)展現(xiàn)狀99
5.2可編程邏輯器件的分類(lèi)100
5.2.1按集成度分類(lèi)100
5.2.2按結(jié)構(gòu)分類(lèi)101
5.2.3按編程工藝分類(lèi)101
5.3低密度PLD簡(jiǎn)介102
5.3.1PLD的邏輯符號(hào)及連線表示
方法102
5.3.2PLD的基本結(jié)構(gòu)框架103
5.3.3低密度PLD結(jié)構(gòu)103
5.4復(fù)雜可編程邏輯器件108
5.4.1CPLD的結(jié)構(gòu)框架及特點(diǎn)108
5.4.2CPLD硬件小系統(tǒng)109
5.5現(xiàn)場(chǎng)可編程門(mén)陣列110
5.5.1FPGA的結(jié)構(gòu)框架110
5.5.2FPGA的設(shè)計(jì)流程112
5.5.3CPLD與FPGA的對(duì)比總結(jié)113
本章小結(jié)114
思考題和習(xí)題114
第6章Verilog硬件描述語(yǔ)言116
6.1硬件描述語(yǔ)言概述116
6.1.1Verilog HDL和VHDL簡(jiǎn)介116
6.1.2Verilog HDL與C語(yǔ)言117
6.1.3Verilog HDL的可綜合性118
6.2Verilog HDL基本結(jié)構(gòu)118
6.3Verilog HDL語(yǔ)法簡(jiǎn)介120
6.3.1基本詞法120
6.3.2數(shù)據(jù)類(lèi)型121
6.3.3操作符123
6.3.4賦值語(yǔ)句125
6.3.5三種描述方式127
6.4層次化設(shè)計(jì)與模塊實(shí)例化132
6.4.1自頂向下的設(shè)計(jì)方法132
6.4.2模塊的實(shí)例化132
6.5有限狀態(tài)機(jī)設(shè)計(jì)134
6.5.1有限狀態(tài)機(jī)的概念簡(jiǎn)介134
6.5.2有限狀態(tài)機(jī)設(shè)計(jì)的一般原則和
步驟135
6.6仿真驗(yàn)證135
6.6.1測(cè)試平臺(tái)搭建136
6.6.2時(shí)鐘和復(fù)位信號(hào)的產(chǎn)生方法136
本章小結(jié)138
思考題和習(xí)題139
第7章組合邏輯電路與器件140
7.1 組合邏輯電路的基本概念和器件
符號(hào)140
7.1.1組合邏輯電路的基本概念140
7.1.2中規(guī)模集成邏輯器件的符號(hào)141
7.2譯碼器和編碼器142
7.2.1地址譯碼器142
7.2.2地址譯碼器的應(yīng)用144
7.2.3數(shù)碼管和BCD七段顯示
譯碼器146
7.2.4編碼器150
7.2.5基于Verilog HDL的譯碼器和
編碼器設(shè)計(jì)152
7.3多路選擇器和多路分配器156
7.3.1多路選擇器的功能描述157
7.3.2多路選擇器的擴(kuò)展和應(yīng)用157
7.3.3多路分配器159
7.3.4基于Verilog HDL的多路選擇器
設(shè)計(jì)160
7.4加法器和比較器161
7.4.1兩個(gè)1位二進(jìn)制加法器161
7.4.2先行進(jìn)位的多位二進(jìn)制加法器162
7.4.3數(shù)值比較器165
7.4.4基于Verilog HDL的加法器和
比較器設(shè)計(jì)167
7.5算術(shù)/邏輯運(yùn)算單元169
7.5.1芯片級(jí)ALU169
7.5.2基于Verilog HDL的ALU設(shè)計(jì)169
本章小結(jié)170
思考題和習(xí)題171
第8章時(shí)序邏輯電路與器件173
8.1時(shí)序邏輯電路的結(jié)構(gòu)、分類(lèi)和描述
方式173
8.2基于觸發(fā)器時(shí)序邏輯電路的分析和
設(shè)計(jì)175
8.2.1觸發(fā)器構(gòu)成的時(shí)序邏輯電路
分析175
8.2.2觸發(fā)器構(gòu)成的時(shí)序邏輯電路
設(shè)計(jì)178
8.2.3基于有限狀態(tài)機(jī)的時(shí)序邏輯電路
設(shè)計(jì)181
8.3集成計(jì)數(shù)器183
8.3.1異步集成計(jì)數(shù)器184
8.3.2同步集成計(jì)數(shù)器185
8.3.3集成計(jì)數(shù)器的擴(kuò)展與應(yīng)用187
8.3.4微控制器片內(nèi)的計(jì)數(shù)器192
8.3.5基于Verilog HDL的計(jì)數(shù)器
設(shè)計(jì)192
8.4寄存器193
8.4.1寄存器及應(yīng)用194
8.4.2移位寄存器195
8.4.3CPU中的寄存器200
8.4.4基于Verilog HDL的移位寄存器
設(shè)計(jì)201
本章小結(jié)202
思考題和習(xí)題202
第9章脈沖信號(hào)的產(chǎn)生與整形
電路206
9.1施密特觸發(fā)器206
9.1.1傳輸特性及符號(hào)206
9.1.2門(mén)電路構(gòu)成的施密特觸發(fā)器207
9.1.3集成施密特觸發(fā)器及應(yīng)用209
9.2單穩(wěn)態(tài)觸發(fā)器212
9.2.1觸發(fā)特性及符號(hào)212
9.2.2門(mén)電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器212
9.2.3集成單穩(wěn)態(tài)觸發(fā)器214
9.2.4單穩(wěn)態(tài)觸發(fā)器的應(yīng)用216
9.3多諧振蕩器218
9.3.1門(mén)電路構(gòu)成的多諧振蕩器218
9.3.2石英晶體多諧振蕩器218
9.4555定時(shí)器及其應(yīng)用222
9.4.1555定時(shí)器工作原理222
9.4.2555定時(shí)器構(gòu)成的施密特
觸發(fā)器224
9.4.3555定時(shí)器構(gòu)成的單穩(wěn)態(tài)
觸發(fā)器225
9.4.4555定時(shí)器構(gòu)成的多諧振蕩器226
本章小結(jié)227
思考題和習(xí)題228
第10章半導(dǎo)體存儲(chǔ)器233
10.1半導(dǎo)體存儲(chǔ)器的基本概念233
10.1.1半導(dǎo)體存儲(chǔ)器的分類(lèi) 233
10.1.2半導(dǎo)體存儲(chǔ)器的性能指標(biāo)235
10.2隨機(jī)存取存儲(chǔ)器236
10.2.1RAM的基本結(jié)構(gòu)236
10.2.2SRAM的存儲(chǔ)單元238
10.2.3DRAM的存儲(chǔ)單元239
10.2.4雙端口RAM240
10.3只讀存儲(chǔ)器240
10.3.1ROM的基本結(jié)構(gòu)241
10.3.2各類(lèi)可編程ROM及存儲(chǔ)單元
簡(jiǎn)介241
10.4集成存儲(chǔ)器結(jié)構(gòu)和時(shí)序簡(jiǎn)介244
10.5存儲(chǔ)器與微控制器接口247
10.5.1存儲(chǔ)器與微控制器接口方式247
10.5.2存儲(chǔ)器的編址248
10.5.3存儲(chǔ)器與MCS51系列單片機(jī)的
連接舉例248
10.6存儲(chǔ)器容量的擴(kuò)展 249
10.6.1位擴(kuò)展249
10.6.2字?jǐn)U展250
本章小結(jié)252
思考題和習(xí)題252
第11章數(shù)/模和模/數(shù)轉(zhuǎn)換256
11.1數(shù)/模轉(zhuǎn)換器256
11.1.1轉(zhuǎn)換原理256
11.1.2DAC的結(jié)構(gòu)框架257
11.1.3DAC常用的轉(zhuǎn)換技術(shù)257
11.1.4DAC的主要參數(shù)260
11.1.5集成DAC及應(yīng)用262
11.2模/數(shù)轉(zhuǎn)換器263
11.2.1A/D轉(zhuǎn)換的一般過(guò)程263
11.2.2ADC常用的轉(zhuǎn)換技術(shù)266
11.2.3ADC的主要參數(shù)270
11.2.4微控制器片內(nèi)ADC271
11.2.5集成ADC及應(yīng)用273
本章小結(jié)273
思考題和習(xí)題274
第12章微處理器基本概念277
12.1微處理器簡(jiǎn)介277
12.1.1微處理器分類(lèi)277
12.1.2我國(guó)微處理器發(fā)展現(xiàn)狀279
12.2CPU結(jié)構(gòu)281
12.2.1CPU的控制器281
12.2.2CPU的運(yùn)算器283
12.3CPU的程序引導(dǎo)過(guò)程和流水線
技術(shù)283
12.4CPU對(duì)存儲(chǔ)器的地址配置及I/O
端口的編址和控制方式284
12.4.1數(shù)據(jù)和程序存儲(chǔ)器的地址配置
方式284
12.4.2I/O端口的編址和控制
方式285
12.5CPU與外部的數(shù)據(jù)傳送方式和中斷
概念289
12.5.1CPU與外部直接的數(shù)據(jù)傳送
方式289
12.5.2查詢方式289
12.5.3中斷方式290
12.5.4中斷的響應(yīng)過(guò)程291
思考題292
第13章微控制器硬件框架性概念294
13.1MCU內(nèi)部結(jié)構(gòu)框架及片內(nèi)外設(shè)接口
簡(jiǎn)介294
13.2MCU總線概念296
13.2.1總線的定義和分類(lèi)296
13.2.2MCU內(nèi)部總線結(jié)構(gòu)297
13.2.3總線的基本結(jié)構(gòu)298
13.3MCU硬件小系統(tǒng)299
13.3.1電源和復(fù)位電路299
13.3.2時(shí)鐘電路300
13.3.3外部總線擴(kuò)展電路302
13.3.4JTAG接口302
13.3.5MCS51系列MCU的小
系統(tǒng)303
13.4MCU片內(nèi)的GPIO電路結(jié)構(gòu)304
13.4.1MCU片內(nèi)的GPIO電路結(jié)構(gòu)
特點(diǎn)305
13.4.2具體MCU片內(nèi)的GPIO電路
舉例305
13.5MCU片內(nèi)串行通信接口306
思考題309
第14章軟件系統(tǒng)和編程語(yǔ)言310
14.1軟件系統(tǒng)簡(jiǎn)介310
14.2機(jī)器語(yǔ)言310
14.3匯編語(yǔ)言311
14.3.1RISC與CISC指令集312
14.3.2匯編語(yǔ)言的指令格式及轉(zhuǎn)換313
14.3.3匯編語(yǔ)言的偽指令314
14.4高級(jí)語(yǔ)言315
14.5程序流程圖315
14.5.1程序流程圖的圖形符號(hào)和
結(jié)構(gòu)316
14.5.2畫(huà)流程圖的步驟317
14.5.3包含中斷的MCU流程圖畫(huà)法319
14.6MCU的集成開(kāi)發(fā)環(huán)境320
思考題320
第15章8051微控制器321
15.18051 MCU結(jié)構(gòu)框圖及總線321
15.28051 MCU的CPU結(jié)構(gòu)和寄存器
介紹322
15.38051 MCU存儲(chǔ)器的地址空間配置324
15.3.18051 MCU存儲(chǔ)器配置及上電
程序引導(dǎo)324
15.3.2片內(nèi)RAM和特殊功能寄存器
及復(fù)位初值325
15.48051 MCU匯編語(yǔ)言指令集327
15.4.1尋址方式327
15.4.2匯編指令328
15.58051 MCU中斷系統(tǒng)及匯編語(yǔ)言編程
舉例329
15.68051 MCU的GPIO結(jié)構(gòu)331
15.6.18051 MCU的P0端口331
15.6.28051 MCU的P1、P2和P3
端口332
15.78051 MCU的片內(nèi)外設(shè)接口333
思考題和習(xí)題334
第16章TMS320F28335微控制器337
16.1TMS320C2000簡(jiǎn)介338
16.2TMS320F28335的結(jié)構(gòu)及主要特性339
16.3TMS320F28335的硬件小系統(tǒng)342
16.4TMS320F28335存儲(chǔ)器配置及上電
程序引導(dǎo)343
16.4.1TMS320F28335的存儲(chǔ)器配置343
16.4.2TMS320F28335的上電程序
引導(dǎo)345
16.5TMS320F28335中斷系統(tǒng)346
16.6TMS320F28335的片內(nèi)外設(shè)及實(shí)驗(yàn)348
思考題349
第17章MSP430系列微控制器350
17.1MSP430系列微控制器的結(jié)構(gòu)和
特點(diǎn)概述350
17.2MSP430系列微控制器的實(shí)驗(yàn)平臺(tái)
簡(jiǎn)介352
17.2.1MSPEXP430G2 LaunchPad352
17.2.2LaunchPad G2口袋實(shí)驗(yàn)平臺(tái)352
17.3MSP430系列微控制器時(shí)鐘模塊
結(jié)構(gòu)與實(shí)驗(yàn)353
17.4MSP430系列微控制器片內(nèi)外設(shè)
模塊以及實(shí)驗(yàn)355
17.4.1基礎(chǔ)模塊及實(shí)驗(yàn)355
17.4.2Grace圖形化工具簡(jiǎn)介355
17.4.3同步I2C總線原理及應(yīng)用356
17.4.4同步SPI原理及應(yīng)用360
思考題362
第18章基于ARM核的MSP432
微控制器363
18.1MSP432 MCU簡(jiǎn)介363
18.2MSP432的實(shí)驗(yàn)平臺(tái)及開(kāi)發(fā)軟件
簡(jiǎn)介363
思考題364
附錄常用邏輯門(mén)電路邏輯符號(hào)365
參考文獻(xiàn)367
書(shū)單推薦
