本書從實際應(yīng)用需求出發(fā)，系統(tǒng)論述了數(shù)字邏輯電路設(shè)計、功能仿真和下板驗證的基本原理和方法。本書基于Verilog HDL與Quartus開發(fā)環(huán)境，實驗內(nèi)容由一套循序漸進(jìn)、從簡到復(fù)雜、環(huán)環(huán)相扣的實驗系列項目構(gòu)成，涵蓋了組合邏輯電路設(shè)計基礎(chǔ)、規(guī)則時序邏輯電路設(shè)計基礎(chǔ)、有限狀態(tài)機(jī)設(shè)計基礎(chǔ)、綜合電路設(shè)計、數(shù)字系統(tǒng)設(shè)計等相關(guān)知識。