"本書根據(jù)電子信息類課程理論教學(xué)和實(shí)踐教學(xué)要求，以提高數(shù)字設(shè)計(jì)能力為目標(biāo)，系統(tǒng)完整地闡述EDA技術(shù)、FPGA/CPLD 器件、Verilog HDL語言和相關(guān)數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)。全書以 Vivado、ModelSim 軟件為工具，以“器件-軟件-語言-案例”為主線展開，內(nèi)容緊貼教學(xué)和科研實(shí)際，以可綜合的設(shè)計(jì)為重點(diǎn)，以 EGO1“口袋板”為目標(biāo)板，通過諸多精選設(shè)計(jì)案例，闡述數(shù)字系統(tǒng)設(shè)計(jì)的方法與技術(shù)，由淺入深地介紹 Verilog HDL工程開發(fā)的知識(shí)與技能。全書案例豐富，富有啟發(fā)性。
本書的 Verilog HDL 語言規(guī)則以 Verilog-2001和 Verilog-2005兩個(gè)語言標(biāo)準(zhǔn)為依據(jù)，涵蓋常用語法規(guī)則，補(bǔ)充 Verilog-2005中新的語言點(diǎn)，對(duì)語言、語法規(guī)則進(jìn)行案例闡釋，用綜合工具和仿真工具進(jìn)行驗(yàn)證，語言講解全面深入，既適合作為必備語法資料查詢，也適合有一定設(shè)計(jì)基礎(chǔ)的讀者學(xué)習(xí)提高。
本書可作為高等院校電子、通信、微電子、信息、雷達(dá)、計(jì)算機(jī)應(yīng)用、工業(yè)自動(dòng)化、電路與系統(tǒng)、通信與信息系統(tǒng)及測控技術(shù)與儀器等專業(yè)本科生和研究生EDA 技術(shù)或數(shù)字系統(tǒng)設(shè)計(jì)課程的教材和實(shí)驗(yàn)指導(dǎo)書，也可供從事電路設(shè)計(jì)和系統(tǒng)開發(fā)的工程技術(shù)人員閱讀參考。
"