定 價：69 元
叢書名：高等學校電子信息類專業(yè)系列教材·新形態(tài)教材
- 作者：劉雪潔 魏達 主編 吳靜 周旭 孫庚 副主編
- 出版時間：2024/12/1
- ISBN：9787302688679
- 出 版 社：清華大學出版社
- 中圖法分類：TN790.2
- 頁碼：
- 紙張：膠版紙
- 版次：
- 開本：16開
本書系統(tǒng)介紹了數(shù)字邏輯的基本理論和數(shù)字電路設計的方法，重點闡述了數(shù)字邏輯電路基礎、數(shù)制與編碼、邏輯代數(shù)基礎、邏輯門電路、集成觸發(fā)器、組合邏輯電路和時序邏輯電路的分析和設計等內(nèi)容。
理實融合內(nèi)容簡明易懂，圖文并茂，強調(diào)基礎與實用，注重實例分析。教學適配邏輯清晰、語言流暢，重點突出，章節(jié)銜接自然且獨立，便于按需學習。學練結(jié)合例題、習題豐富，配套復習思考題，幫助鞏固知識點，適合循序漸進教學。
前言
“數(shù)字邏輯與電路設計”是國內(nèi)高校計算機、電子信息、通信、自動化類本科生的重要基礎課和必修課，主要研究數(shù)字邏輯和數(shù)字電路設計的理論與方法。作為“計算機組成原理”和“微型計算機及應用”等后續(xù)課程的必要基礎，數(shù)字邏輯是計算機基礎理論的一個重要組成部分，同時數(shù)字電路設計對于研究數(shù)字系統(tǒng)基本構(gòu)成模塊的工作原理具有重要意義。
全書共分10章。第1章主要介紹數(shù)字邏輯基礎; 第2章介紹數(shù)制與編碼; 第3章介紹邏輯代數(shù)基礎; 第4章重點介紹邏輯門電路; 第5章介紹組合邏輯電路; 第6章介紹集成觸發(fā)器，這是構(gòu)成時序電路的基礎內(nèi)容; 第7、8章分別介紹同步時序邏輯電路和異步時序邏輯電路; 第9、10章分別介紹Logisim軟件和Verilog硬件編程語言，前者以繪圖法使用仿真軟件進行電路設計，后者將硬件以代碼的方式抽象出來進行仿真，它們是目前比較有代表性的兩種硬件仿真實現(xiàn)方法。本書通過諸多精選設計案例，系統(tǒng)地介紹數(shù)字邏輯和數(shù)字電路的基本概念、基本理論、基本方法，以及常用數(shù)字邏輯部件的功能和應用。
本書緊跟數(shù)字邏輯電路技術的發(fā)展和人才培養(yǎng)目標，理論聯(lián)系實際、循序漸進、便于教學。全書敘述簡明，概念清楚; 知識結(jié)構(gòu)合理，重點突出; 深入淺出，通俗易懂，圖文并茂; 例題、習題豐富。本書具有以下特點。
(1) 可讀性強，文字敘述清晰，全文深入淺出，易讀易懂。
(2) 邏輯概念清晰，圖解清楚，語言流暢。
(3) 本書強調(diào)基礎，著眼于實用，緊密聯(lián)系教學實際，重視實例，各章給出恰當豐富的實例。
(4) 書中實例和課后習題實用，通過習題可以對各知識點進行強化學習，掌握鞏固所學知識。
本書各章之間銜接自然，同時各章又有一定獨立性，讀者可根據(jù)教材順序?qū)W習，也可根據(jù)實際情況挑選需要的內(nèi)容學習。
本教材可作為高等學校計算機、電子、通信及自動化專業(yè)等相關專業(yè)的本科生和高職高專學生學習數(shù)字邏輯電路的教材，也可供相關領域的工程技術人員和高校師生參考。
本書由劉雪潔、魏達等編著，第1~3章由周旭編寫; 第4~7章由劉雪潔編寫； 第8~10章由吳靜編寫，魏達負責全書內(nèi)容的規(guī)劃和統(tǒng)稿。
由于時間倉促，加之編者水平有限，書中難免存在不足之處，敬請讀者批評指正。
編者
2025年1月
劉雪潔，主要研究方向為無線網(wǎng)絡技術、移動智能計算、車聯(lián)網(wǎng)通信、車輛大數(shù)據(jù)挖掘及深度學習，主持和參加多項、省部級科研項目。長期為本科生主講“數(shù)字邏輯”“計算機硬件實驗”等課程。
目錄
第1章數(shù)字邏輯基礎
1．1數(shù)字邏輯系統(tǒng)
1．1．1數(shù)字信號
1．1．2數(shù)字波形
1．1．3數(shù)字邏輯系統(tǒng)特點
1．2計算機系統(tǒng)
1．2．1計算機系統(tǒng)組成
1．2．2計算機系統(tǒng)抽象層次
1．3數(shù)字邏輯及數(shù)字電路
1．3．1數(shù)字邏輯及應用
1．3．2數(shù)字電路及電路設計
1．3．3仿真軟件及硬件描述語言
習題1
第2章數(shù)制與編碼
2．1計數(shù)體制
2．1．1十進制數(shù)
2．1．2二進制數(shù)
2．1．3八進制數(shù)和十六進制數(shù)
2．1．4數(shù)制的轉(zhuǎn)換
2．2帶符號數(shù)的代碼表示
2．2．1機器數(shù)與真值
2．2．2原碼
2．2．3反碼
2．2．4補碼
2．2．5機器數(shù)的加減運算
2．2．6十進制的補數(shù)
2．3數(shù)的定點表示與浮點表示
2．3．1數(shù)的定點表示法
2．3．2數(shù)的浮點表示法
2．4數(shù)碼與字符的代碼表示
2．4．1十進制數(shù)的二進制編碼(BCD碼)
2．4．2可靠性編碼
2．4．3字符編碼及字符集
習題2
第3章邏輯代數(shù)基礎
3．1邏輯代數(shù)的基本概念
3．1．1邏輯變量與邏輯函數(shù)
3．1．2基本邏輯運算及基本邏輯門
3．2邏輯代數(shù)的公理、定理及規(guī)則
3．2．1邏輯代數(shù)的公理和基本定理
3．2．2邏輯代數(shù)的基本規(guī)則
3．3邏輯函數(shù)的表示方法
3．3．1邏輯函數(shù)的基本形式
3．3．2邏輯函數(shù)的標準形式
3．3．3邏輯函數(shù)表達式的轉(zhuǎn)換
3．4邏輯函數(shù)的化簡
3．4．1公式法化簡
3．4．2卡諾圖法化簡
3．4．3具有無關項的邏輯函數(shù)及其化簡
習題3
第4章邏輯門電路
4．1概述
4．2半導體管的開關特性
4．2．1半導體基礎
4．2．2PN結(jié)及其特性
4．2．3晶體二極管開關特性
4．2．4晶體三極管開關特性
4．2．5MOS管的開關特性
4．3分離元件邏輯門電路
4．3．1與門電路
4．3．2或門電路
4．3．3非門電路
4．3．4與非門電路
4．3．5或非門電路
4．4TTL門電路
4．4．1TTL與非門的電路結(jié)構(gòu)及工作原理
4．4．2TTL與非門的電壓傳輸特性及抗干擾能力
4．4．3TTL與非門的輸入特性和輸出特性
4．4．4TTL與非門的動態(tài)特性
4．5其他類型的TTL門電路
4．5．1集電極開路門(OC門)
4．5．2三態(tài)門(TS門、三種狀態(tài)輸出門)
4．6CMOS門電路
4．6．1CMOS反相器
4．6．2CMOS與非門
4．6．3CMOS或非門
4．6．4CMOS三態(tài)門
4．6．5CMOS傳輸門及雙向模擬開關
4．7數(shù)字邏輯電路符號及集成電路的正確使用
4．7．1邏輯電路符號
4．7．2TTL電路的正確使用
4．7．3CMOS電路的正確使用
習題4
第5章組合邏輯電路
5．1組合邏輯電路的特點
5．2組合邏輯電路的分析與設計
5．2．1分析方法
5．2．2設計方法
5．3編碼器
5．3．1二進制編碼器
5．3．2二十進制編碼器
5．3．3優(yōu)先編碼器
5．4譯碼器
5．4．1二進制譯碼器
5．4．2二十進制譯碼器
5．4．3顯示譯碼器
5．5數(shù)據(jù)分配器與數(shù)據(jù)選擇器
5．5．1數(shù)據(jù)分配器
5．5．2數(shù)據(jù)選擇器
5．6加法器
5．6．1一位加法器
5．6．2串行進位加法器
5．6．3超前進位加法器
5．7數(shù)值比較器
5．7．1一位數(shù)值比較器
5．7．2四位數(shù)值比較器
5．8奇偶校驗器
5．9利用中規(guī)模集成電路進行組合電路設計
5．10組合邏輯電路的競爭與冒險
習題5
第6章集成觸發(fā)器
6．1基本RS觸發(fā)器
6．1．1基本RS觸發(fā)器結(jié)構(gòu)
6．1．2觸發(fā)器的功能描述方法
6．2電平觸發(fā)式觸發(fā)器
6．2．1電平觸發(fā)式RS觸發(fā)器
6．2．2電平觸發(fā)式D觸發(fā)器
6．2．3電平觸發(fā)式JK觸發(fā)器
6．2．4電平觸發(fā)式T觸發(fā)器
6．3主從觸發(fā)式觸發(fā)器
6．3．1主從RS觸發(fā)器
6．3．2主從JK觸發(fā)器
6．4邊沿觸發(fā)式觸發(fā)器
6．4．1利用傳輸延遲的邊沿觸發(fā)器
6．4．2維持阻塞D觸發(fā)器
6．5觸發(fā)器邏輯功能的轉(zhuǎn)換
6．5．1由D觸發(fā)器到其他功能觸發(fā)器的轉(zhuǎn)換
6．5．2由JK觸發(fā)器到其他功能觸發(fā)器的轉(zhuǎn)換
習題6
第7章同步時序邏輯電路
7．1時序邏輯電路的特點和描述方法
7．1．1時序邏輯電路的特點
7．1．2時序邏輯電路的表示方法
7．2同步時序邏輯電路的分析
7．3寄存器
7．3．1數(shù)碼寄存器
7．3．2移位寄存器
7．4計數(shù)器
7．4．1二進制計數(shù)器
7．4．2十進制計數(shù)器
7．5同步時序邏輯電路的設計
7．5．1設計方法與步驟
7．5．2原始狀態(tài)圖和原始狀態(tài)表
7．5．3狀態(tài)化簡
7．5．4狀態(tài)分配
7．5．5同步時序邏輯電路設計舉例
習題7
第8章異步時序邏輯電路
8．1脈沖異步時序邏輯電路的分析
8．1．1脈沖異步時序邏輯電路的特點
8．1．2脈沖異步時序邏輯電路的分析步驟及舉例
8．2脈沖異步時序邏輯電路的設計
8．2．1脈沖異步時序邏輯電路設計的特點
8．2．2脈沖異步時序邏輯電路的設計步驟及舉例
8．3電平異步時序電路的分析
8．3．1電平異步時序電路的特點
8．3．2電平異步時序電路的分析步驟及舉例
8．4電平異步時序電路的設計
8．5異步時序電路中的競爭與冒險
8．5．1異步時序電路中的非臨界競爭、臨界競爭和時序冒險
8．5．2異步時序電路中時序冒險的消除
8．5．3電平異步時序電路的本質(zhì)冒險
習題8
第9章電路設計的仿真實現(xiàn)
9．1Logisim基礎
9．2Logisim組件
9．2．1布線
9．2．2邏輯門組件
9．2．3其他組件
9．3Logisim簡單應用
9．3．1Logisim庫文件
9．3．2電路的仿真實現(xiàn)
9．4Logisim電路設計
9．4．1組合邏輯電路
9．4．2組合邏輯電路設計
9．4．3時序邏輯電路的分析與設計
習題9
第10章Verilog電路設計
10．1硬件語言與Verilog
10．1．1Verilog語法基礎
10．1．2邏輯電路的結(jié)構(gòu)化
10．1．3代碼書寫的規(guī)則
10．2Verilog基礎語法
10．2．1信號的值、數(shù)字和參數(shù)
10．2．2操作符
10．2．3Verilog模塊
10．2．4Verilog的并行語句
10．2．5過程語句
10．2．6調(diào)試任務與testbench
10．2．7編譯指令
10．3Verilog設計練習
10．3．1基礎練習
10．3．2同步時序邏輯綜合練習
習題10
書單推薦
