本書共11章，涉及的知識點有：Arm處理器、SoC組件(如存儲器、外設(shè)和調(diào)試組件等)、總線協(xié)議規(guī)范(AMBA、AHB和APB)、總線系統(tǒng)、調(diào)試集成、低功耗設(shè)計、時鐘系統(tǒng)，以及軟件開發(fā)和高級設(shè)計注意事項。本書以ArmCortex-M系列處理器相關(guān)內(nèi)核為基礎(chǔ)，重點闡述SoC設(shè)計方法及系統(tǒng)的構(gòu)成、設(shè)計、集成、應(yīng)用等。

AltiumDesigner是深受廣大電路設(shè)計工程師喜愛的一款電路設(shè)計輔助工具。本書對AltiumDesigner23的功能進行了全面翔實的解讀，重點介紹了如何利用AltiumDesigner23進行電路原理圖設(shè)計、印制電路板(PCB)設(shè)計、信號完整性分析以及混合信號仿真。讀者通過閱讀本書不僅能了解AltiumDesi

平面電路是雷達、通信系統(tǒng)小型化、集成化發(fā)展的重要組成部分。本書從麥克斯韋方程組和射頻技術(shù)的應(yīng)用出發(fā)，以平面?zhèn)鬏斁�-平面諧振器-平面電路設(shè)計為主線，系統(tǒng)闡述射頻平面電路的電磁理論、電路特性、電路設(shè)計以及新技術(shù)新材料的應(yīng)用，內(nèi)容涵蓋基本電磁理論，平面?zhèn)鬏斁�方程及其解，微帶線、共面波導(dǎo)、接地共面波導(dǎo)、帶狀線、槽線等平面?zhèn)鬏斁�

本書聚焦CMOS模擬集成電路版圖設(shè)計領(lǐng)域，從版圖的基本概念、設(shè)計方法和EDA工具入手，循序漸進介紹了CMOS模擬集成電路版圖規(guī)劃、布局、設(shè)計到流片的全流程；詳盡地介紹了目前主流使用的模擬集成電路版圖設(shè)計和驗證工具——CadenceIC6.1.7與SiemensEDACalibreDesignSolutions(Cali

本書理論與實踐并重，為讀者提供CMOS模擬集成電路全流程設(shè)計的理論與實踐指導(dǎo)，以及與設(shè)計流程有關(guān)的背景知識和重要理論分析，同時配有相關(guān)的設(shè)計訓(xùn)練，包括具體案例和EDA軟件的操作與使用方法。本書搭建完整的知識體系，幫助讀者全面了解和掌握模擬集成電路設(shè)計的理論與方法。本書不僅包括從器件版圖結(jié)構(gòu)原理到芯片設(shè)計的完整流程，而且

本書側(cè)重于集成電路EDA使用技術(shù)及設(shè)計技術(shù)的總體闡述。本書全面介紹國際主流EDA工具的使用,系統(tǒng)闡述模擬集成電路和數(shù)字集成電路的EDA工具流程及設(shè)計技術(shù)。本書介紹SPICE仿真基礎(chǔ),包括基于HSPICE和SPECTRE兩大SPICE仿真器的集成電路仿真方法;討論集成電路的版圖設(shè)計與驗證工具的使用方法以及版圖相關(guān)的設(shè)計技

本書提出功耗感知驗證的概念和基本原理，結(jié)合驗證項目介紹多種功耗驗證技術(shù)、工具及方法，旨在幫助VLSI低功耗設(shè)計和驗證人員在低功耗領(lǐng)域從零開始積累經(jīng)驗�！禕R》本書主要內(nèi)容包括UPF建模、功耗感知標(biāo)準(zhǔn)庫、基于UPF的動態(tài)功耗仿真、基于UPF的靜態(tài)功耗驗證等。本書風(fēng)格簡潔實用，面向VLSI低功耗設(shè)計和驗證領(lǐng)域從初學(xué)者到專家

芯片是近年來備受關(guān)注的高科技產(chǎn)品，在電子、航空航天、機械、船舶、儀表等領(lǐng)域發(fā)揮著不可替代的作用。本書圍繞芯片制造技術(shù)展開，從單晶硅晶體的拉制講起，介紹了多種硅晶體的沉積和拉制、切割技術(shù)，著重介紹了光刻技術(shù)和光刻設(shè)備，并簡要介紹了集成電路封裝技術(shù)。本書適宜對芯片技術(shù)感興趣的讀者參考。

本書在簡述半導(dǎo)體集成電路的基本概念、發(fā)展和面臨的主要問題后，以“器件工藝電路應(yīng)用”為主線，首先介紹半導(dǎo)體集成電路的主要制造工藝、基本元器件的結(jié)構(gòu)和工作原理,然后重點討論數(shù)字集成電路中組合邏輯電路、時序邏輯電路、存儲器、邏輯功能部件，最后介紹模擬集成電路中的關(guān)鍵電路和數(shù)模、模數(shù)轉(zhuǎn)換電路。《BR》本書以問題為導(dǎo)向，在每一章

集成電路被稱為電子產(chǎn)品的"心臟”，是所有信息技術(shù)產(chǎn)業(yè)的核心；集成電路封裝技術(shù)是將集成電路"打包”的技術(shù)，已成為"后摩爾時代”的重要技術(shù)手段；集成電路封裝可靠性技術(shù)是集成電路乃至電子整機可靠性的基礎(chǔ)和核心。集成電路失效，約一半是由封裝失效引起的，封裝可靠性已成為人們普遍關(guān)注的焦點。本書在介紹集成電路封裝技術(shù)分類和封裝可靠